


IMPLEMENTACIJA

Nakon sporedene simulacije rada sistema i potvrde da kolo ispravno funkcioniše, može se izvršiti implementacija sistema. Prvi korak je pridruživanje pinova FPGA čipa odgovarajućim signalima dizajna. Neka ulazne signale `even_detector`-a predstavljaju stanja prekidača na Spartan-3E Starter Kit razvojnoj platformi i neka izlaz `even_detector`-a bude povezan na jednu od LED Spartan-3E Starter Kit razvojne platforme. (Pogledati Spartan-3E Starter Kit Board User Guide, strane 15 i 19).

U **Design View** izabrati **Implementation**. U **Design Hierarchy** izabrati `even_detector`.

Project->New Source, izabrati **Implementation Constraints File**, i dodijeliti naziv, slika 1, **<Next>**, **<Finish>**.

Unijeti kod dat u listingu 1. **File->Save** (Pogledati Spartan-3E Starter Kit Board User Guide, strane 15 i 19).



Slika 1. Radno okruženje. Kreiranje **constraints** fajla za implementaciju.

Listing 1

```
NET "a<0>" LOC = "L13" | IOSTANDARD = LVTTTL | PULLUP ;  
NET "a<1>" LOC = "L14" | IOSTANDARD = LVTTTL | PULLUP ;  
NET "a<2>" LOC = "H18" | IOSTANDARD = LVTTTL | PULLUP ;  
  
NET "even" LOC = "F12" | IOSTANDARD = LVTTTL | SLEW = SLOW | DRIVE = 8 ;
```

U okviru **Processes** dvostruki klik na **Generate Programming File** (pri čemu je i dalje u **Design View** izabrano **Implementation** i u **Design Hierarchy** izabrano **even_detector**).

Uključiti Spartan 3E Starter Kit razvojnu platformu i povezati je USB kablom sa računarom.

U okviru **Processes**, izabrati **Configure Target Device** i kao podopciju izabrati **Manage Configuration Project (iMPACT)**.

Kada se pokrene program **iMPACT**, u okviru **iMPACT Flows** dvoklik na **Boundary Scan**. Nakon toga desnim tasterom miša kliknuti na praznu bijelu površinu na kojoj piše „*Right click to Add Device or Initialize JTAG chain*“ i izabrati opciju **Initialize Chain**. Na pitanje „*Do you want to continue and assign configuration file(s)*“ odgovoriti sa **<Yes>**.

U okviru **Assign New Configuration File**, izabrati **even_detector.bit** fajl (odnosno fajl za ekstenzijom **.bit** i istim imenom kao i VHDL fajl u projektu) za **xc3s500e** (prvi uređaj u JTAG lancu), **<Open>**.

Napomena 1: ako se prikaže poruka da je inicijalni **clock** promijenjen na JTAG- ov, samo treba kliknuti **<OK>**.

Napomena 2: ako se prikaže pitanje „*Do you want to attach an SPI or BPI PROM to this device*“, odgovoriti sa **<No>**.

Za ostale uređaje, kliknuti **Bypass**.

Kada se prikaže prozor **Device Programming Properties** kliknuti **<OK>**.

Desni klik na ikonicu čipa **xc3s500e** koji je označen zelenom bojom (ako nije označen prvo ga selektovati lijevim tasterom miša) u radnom prozoru i odabrati **Program**.

Mijenjati položaje prekidača na razvojnoj platformi kako bi se ulaznim signalima dodjeljivale različite vrijednosti i promjene pratiti na odgovarajućoj LED.


Zadatak 1

U VHDL-u realizovati kolo koje obavlja funkciju dvobitnog komparatora. Kolo upoređuje dva dvobitna signala na svom ulazu. Ukoliko su signali na ulazima jednaki, kolo na izlazu generiše jedinicu, a ukoliko nisu, kolo generiše nulu. Blok šema dvobitnog komparatora je data na slici 1. Kolo označeno sa **eq1** predstavlja jednobitni komparator.

Kreirati odgovarajući **testbench** i izvršiti simulaciju funkcionalnosti sistema, pri čemu svako od mogućih stanja na ulazu traje po 200 ns. Prikazati odgovarajući simulacioni dijagram.

Izvršiti procese synthesize, translate, map i place & route i očitati maksimalno kašnjenje kombinacionih kola za dati primjer.

Izvršiti implementaciju kola uz pomoć Spartan-3E Starter Kit razvojne platforme. Signale na ulazu kola zadavati uz pomoć odgovarajućih prekidača na razvojnoj ploči, a izlaz kola prikazati preko jedne od LED (dioda svijetli ukoliko su signali na ulazima jednaki).



Slika 1. Blok dijagram dvobitnog komparatora